

Федеральное государственное бюджетное образовательное учреждение высшего
образования
«Национальный исследовательский университет «МЭИ»

КУРСОВАЯ РАБОТА
по курсу "Микропроцессорные системы"

Проектирование микропроцессорной системы на базе МК i8051

Аппаратная часть

Выполнил: Судьбинин Н.А.

Группа: Аэ-21-23

Вариант: 11

Дата: 07.10.26

Проверил: Михалин С.Н.

Дата:

Москва, 2026

СОДЕРЖАНИЕ

ВВЕДЕНИЕ.....	3
1. Разработка аппаратной части.....	4
1.1. Разработка структурной и функциональной схем.....	4
1.2. Разработка микропроцессорного устройства.....	5
1.3. Разработка панели управления.....	8
1.4. Разработка двухпортового буфера.....	10
1.5. Разработка интерфейсных устройств ввода-вывода.....	13
1.6. Повышение помехоустойчивости МПС.....	14
СПИСОК ЛИТЕРАТУРЫ.....	15
ПРИЛОЖЕНИЕ А. Перечень элементов.....	16
ПРИЛОЖЕНИЕ Б. Схема электрическая принципиальная.....	17

ВВЕДЕНИЕ

Целью курсовой работы является приобретение навыков разработки микропроцессорных систем (МПС) и оформления документации на примере проектирования системы управления объектом. МПС принимает информацию $\{X\}$ об объекте управления от датчиков, вырабатывает управляющие воздействия $\{Y\}$ в соответствии с заданным алгоритмом управления и подаёт их на исполнительные механизмы.

В качестве основы для построения МПС выбран микроконтроллер (МК) семейства MCS-51 — AT89S53, который реализует задачи микропроцессорного модуля. Оперативную память образуют внутреннее ОЗУ МК и внешнее двухпортовое статическое ОЗУ IDT7005, в котором организуется кольцевой буфер. Постоянная память и контроллер прерываний — внутренние узлы МК. Устройства ввода-вывода — выводы портов МК, второй порт буфера и 8-разрядный выходной регистр. Пульт управления — матричная клавиатура и семисегментный индикатор.

В работе в соответствии с ЕСКД разработаны структурная, функциональная и принципиальная электрические схемы МПС (вариант 11, группа Аэ-21-23), выполнены расчёты элементов сопряжения и построены временные диаграммы обмена МК с буфером.

Разрабатываемая система на микроконтроллере AT89S53 принимает от внешнего устройства поток восьмиразрядных отсчётов X_2 , складывает их в кольцевой буфер на двухпортовой памяти IDT7005, а с пульта получает цифру X_1 и по ним выдаёт на выходной регистр сигнал $Y_2 = (21 + 11 + X_1 + X_2) \bmod 256$ со стробом длительностью 1751 мкс на выводе P1.5. Кроме этого, клавишей «Тест» формируется строб Y_1 на P1.4 длительностью 313 мс, а нажатый символ держится на индикаторе 2,745 с. Особенности моего варианта (Аэ-21, М = 11): клавиатура 3×4 (три столбца, четыре строки), индикатор с общим катодом, буфер на 1910 байт выбирается выходом Y_7 дешифратора 74HC138, регистр Y_2 — выходом Y_2 , индикатор — Y_1 , клавиатура — Y_3 .

1. РАЗРАБОТКА АППАРАТНОЙ ЧАСТИ

1.1. Разработка структурной и функциональной схем

Структурная схема МПС (рисунок 1) задана техническим заданием и состоит из микропроцессорного модуля МРМ, оперативного и постоянного запоминающих устройств RAM и ROM, устройств ввода-вывода IOU (входные сигналы X, выходные Y), контроллера прерываний IC и пульта управления CPAN, соединённых общей шиной.




Рис. 1. Структурная схема МПС

- МРМ — микроконтроллер AT89S53, 12 МГц, выполняет программу управления;
- RAM — внутреннее ОЗУ МК (переменные, указатели и флаги буфера, стек) и внешнее двухпортовое ОЗУ IDT7005 (кольцевой буфер сигнала X_2);
- ROM — внутренняя флэш-память программ МК (12 Кбайт);
- IC — система прерываний МК: INT0 (клавиатура), INT1 (строб X_2), таймеры 0 и 1;
- IOU — выводы портов МК (стробы Y_1 , Y_2), второй порт буфера (ввод X_2), выходной регистр Y_2 ;
- CPAN — матричная клавиатура 3×4 и семисегментный индикатор.

Функциональная схема (рисунок 2) показывает, какими микросхемами реализованы блоки и как они связаны. Младший байт адреса и данные передаются по порту P0 и фиксируются защёлкой DD3 по сигналу ALE; старшие разряды адреса выдаёт порт P2. Три старших разряда A13–A15 поступают на дешифратор DD4, выходы которого $Y_0...Y_7$ — сигналы выбора (CS) внешних устройств; дешифратор работает только при $CS_EN = P3.4 = 1$.




Рис. 2. Функциональная схема МПС
Распределение ресурсов микроконтроллера приведено в таблице 1.

Таблица 1 — Распределение ресурсов микроконтроллера

Ресурс	Назначение
P0	мультиплексированная шина: младший байт адреса A0–A7 / данные D0–D7
P2.0–P2.4	адрес A8–A12 (буфер 8 Кбайт — 13 разрядов)
P2.5–P2.7	адрес A13–A15 — входы A0–A2 дешифратора
P1.4	строб Y_1 (активный 0), 313 мс
P1.5	строб сопровождения Y_2 (активный 0), 1751 мкс
P3.2 (INT0)	прерывание клавиатуры
P3.3 (INT1)	прерывание от строба X_2
P3.4	CS_EN — разрешение дешифратора адреса
P3.6, P3.7	WR, RD — стробы записи и чтения внешней памяти
Таймер 0	отсчёт $T_1 = 313$ мс и $T_3 = 2,745$ с (тик 1 мс)
Таймер 1	отсчёт $T_2 = 1751$ мкс
Внутреннее ОЗУ	указатели буфера «голова» 51h, «хвост» 53h; флаги пустоты 21h.3 и переполнения 24h.0; стек с 08h

1.2. Разработка микропроцессорного устройства

Схема микропроцессорного устройства приведена на рисунке 3. Тактовая частота задаётся кварцевым резонатором ZQ1 на 12 МГц; машинный цикл МК равен 12 периодам генератора, т. е. 1 мкс. Конденсаторы C1, C2 выбраны по рекомендации производителя МК (30 пФ $\pm$ 10 пФ) [1].




Рис. 3. Схема микропроцессорного устройства

Сброс МК выполняется RC-цепью C3–R1: при включении питания конденсатор заряжается через резистор, и на входе RST держится высокий уровень. По документации [1] для сброса достаточно высокого уровня на RST в течение двух машинных циклов при работающем генераторе. Постоянная времени цепи:

$$\tau = R \cdot C = 10 \text{ кОм} \cdot 10 \text{ мкФ} = 100 \text{ мс}$$

что многократно превышает 2 мкс и время запуска кварцевого генератора, поэтому сброс надёжен. Вывод EA подключён к +5 В — программа выполняется из внутренней памяти; PSEN не используется.

Защёлка DD3 (74AC573) фиксирует младший байт адреса с порта P0 по спаду ALE; дальше по P0 передаются данные. Выбор внешних устройств выполняет дешифратор DD4 (74HC138, рисунок 4): на входы A0–A2 поданы разряды адреса A13–A15, входы $\bar{E}0$ и $\bar{E}1$ соединены с общим проводом, вход E2 — с выводом CS_EN (P3.4). Номер выхода дешифратора для каждого устройства задан вариантом (таблица 2).




Рис. 4. Дешифратор адреса внешних устройств

Таблица 2 — Назначение выходов дешифратора

Выход	Устройство	Окно адресов
Y0	не используется	00h–1FFFh
Y1	Индикатор	2000h–3FFFh

Выход	Устройство	Окно адресов
Y2	Регистр Y2	4000h–5FFFh
Y3	Клавиатура	6000h–7FFFh
Y4	не используется	8000h–9FFFh
Y5	не используется	0A000h–0BFFFh
Y6	не используется	0C000h–0DFFFh
Y7	Буфер (IDT7005)	0E000h–0FFFFh

Назначение выводов микроконтроллера приведено в таблице 3, карта адресного пространства — в таблице 4.

Таблица 3 — Назначение выводов микроконтроллера

Вывод	Обозначение	Назначение	Режим
1	P1.0	не используется	—
2	P1.1	не используется	—
3	P1.2	не используется	—
4	P1.3	не используется	—
5	P1.4	строб Y1	выход
6	P1.5	строб Y2	выход
7	P1.6	не используется	—
8	P1.7	не используется	—
9	RST	сброс (RC-цепь)	вход
10	P3.0 (RXD)	не используется	—
11	P3.1 (TXD)	не используется	—
12	P3.2 (INT0)	прерывание клавиатуры	вход
13	P3.3 (INT1)	прерывание от строба X2	вход
14	P3.4 (T0)	CS_EN — разрешение дешифратора	выход
15	P3.5 (T1)	не используется	—
16	P3.6 (WR)	строб записи внешней памяти	выход
17	P3.7 (RD)	строб чтения внешней памяти	выход
18	XTAL2	кварцевый резонатор	—
19	XTAL1	кварцевый резонатор	—
20	GND	общий провод	—
21	P2.0	адрес A8	выход
22	P2.1	адрес A9	выход
23	P2.2	адрес A10	выход
24	P2.3	адрес A11	выход
25	P2.4	адрес A12	выход
26	P2.5	адрес A13 → дешифратор, вход A0	выход
27	P2.6	адрес A14 → дешифратор, вход A1	выход
28	P2.7	адрес A15 → дешифратор, вход A2	выход
29	PSEN	не используется (программа во внутренней памяти)	—
30	ALE	строб защёлки младшего байта адреса	выход
31	EA	подключён к +5 В	вход
32	P0.7	адрес A7 / данные D7	вход/выход
33	P0.6	адрес A6 / данные D6	вход/выход
34	P0.5	адрес A5 / данные D5	вход/выход
35	P0.4	адрес A4 / данные D4	вход/выход
36	P0.3	адрес A3 / данные D3	вход/выход
37	P0.2	адрес A2 / данные D2	вход/выход

Вывод	Обозначение	Назначение	Режим
38	P0.1	адрес A1 / данные D1	вход/выход
39	P0.0	адрес A0 / данные D0	вход/выход
40	VCC	питание +5 В	—

Таблица 4 — Карта адресного пространства

Диапазон адресов	Область	Назначение
0000h–2FFFh	Память программ (внутренняя флэш, 12 Кбайт)	программа управления
00h–7Fh	Внутреннее ОЗУ, прямая и косвенная адресация	банк регистров 0, стек с 08h, биты 20h–2Fh (флаги), переменные с 30h
80h–FFh	Внутреннее ОЗУ (косвенная адресация) / SFR (прямая)	регистры специальных функций
00h–1FFFh	Внешняя память данных (movx), окно Y0	не используется
2000h–3FFFh	Внешняя память данных (movx), окно Y1	Индикатор (Y1)
4000h–5FFFh	Внешняя память данных (movx), окно Y2	Регистр Y2 (Y2)
6000h–7FFFh	Внешняя память данных (movx), окно Y3	Клавиатура (Y3)
8000h–9FFFh	Внешняя память данных (movx), окно Y4	не используется
0A000h–0BFFFh	Внешняя память данных (movx), окно Y5	не используется
0C000h–0DFFFh	Внешняя память данных (movx), окно Y6	не используется
0E000h–0FFFFh	Внешняя память данных (movx), окно Y7	Буфер (IDT7005) (Y7)

1.3. Разработка панели управления

Клавиатура (рисунок 5) — матрица 3×4 из 12 кнопок. Столбцы Col1...Col3 задаются 4-разрядным регистром DD2 (74HC173), который записывается по адресу клавиатуры; сброс регистра подключён к RST, поэтому после включения все столбцы в нуле. Строки Row1...Row4 через повторитель DD8 (74AC244) читаются на шину данных; элемент «И» DD7 объединяет строки и формирует сигнал прерывания INT0 при нажатии любой клавиши. Диоды КД521А в цепях столбцов исключают замыкание выходов регистра при одновременном нажатии нескольких клавиш.




Рис. 6. Схема подключения индикатора

Сопротивление резистора сегмента (второй закон Кирхгофа, методические указания):

$$R = (V_{cc} - U_{VD} - U_{OL}) / I_{VD} \geq (5,25 \text{ В} - 2,0 \text{ В} - 0 \text{ В}) / 10 \text{ мА} = 325 \text{ Ом}$$

где $V_{cc} = 5,25 \text{ В}$ — напряжение питания с допуском $\pm 5 \%$; $U_{VD} = 2,0 \text{ В}$ — прямое напряжение сегмента FYS-5612 [3]; $U_{OL} = 0$ — падение на выходе регистра в худшем случае; $I_{VD} = 10 \text{ мА}$ — ток сегмента, не превышающий нагрузочной способности линии (ТЗ: не более 10 мА). Выбран ближайший больший номинал ряда E24 — 330 Ом (R10–R17, МЛТ-0,125 330 Ом $\pm 5 \%$). Мощность резистора $P = I^2 \cdot R = (10 \text{ мА})^2 \cdot 330 \text{ Ом} = 33 \text{ мВт}$.

Коды символов (табл. 2 ТЗ) приведены в таблице 6.

Таблица 6 — Коды символов индикатора

Символ	Код	dp	g	f	e	d	c	b	a
0	3Fh	0	0	1	1	1	1	1	1
1	06h	0	0	0	0	0	1	1	0
2	5Bh	0	1	0	1	1	0	1	1
3	4Fh	0	1	0	0	1	1	1	1
4	66h	0	1	1	0	0	1	1	0
5	6Dh	0	1	1	0	1	1	0	1
6	7Dh	0	1	1	1	1	1	0	1
7	07h	0	0	0	0	0	1	1	1
8	7Fh	0	1	1	1	1	1	1	1
9	6Fh	0	1	1	0	1	1	1	1
E	79h	0	1	1	1	1	0	0	1
ВЫКЛ	00h	0	0	0	0	0	0	0	0

1.4. Разработка двухпортового буфера

Кольцевой буфер сигнала X_2 организован во внешнем двухпортовом статическом ОЗУ IDT7005 (DD10, 8 Кбайт $\times$ 8, рисунок 7). Объем буфера по варианту V = 1910 байт; для адресации нужно 11 разрядов ($2^{11} = 2048 \geq 1910$), в схеме подключены все 13 адресных входов A0–A12, буфер занимает ячейки 0E000h–0E775h окна Y7. Микросхема работает в режиме ведомой (M/S = 0), сигналы BUSY не используются.

Буфер обеспечивает независимый доступ внешнего устройства (ТЗ, разд. 2.1, п. 6): порты ОЗУ работают одновременно и не мешают друг другу. Левый порт целиком отдан МК: адрес A0–A12 с шины, данные D0–D7 — шина P0, выбор CE — выход Y7 дешифратора (CS_buf), OE — RD, R/W — WR; через него МК и читает отсчёты из кольца, и записывает их туда (процедура доступа к буферу, табл. 1 ТЗ). Правый порт целиком выведен на отдельный разъём доступа к буферу (ТЗ, разд. 2.1, п. 9): адрес A0R–A12R, данные I/O0R–I/O7R и строб записи

низкого уровня, который подаётся на R/W правого порта; CE правого порта подключён к общему проводу, OE — к питанию (порт только пишет). Внешнее устройство выставляет адрес ячейки обмена 0FFFh, отсчёт X_2 и строб; тот же строб поступает на вход прерывания INT1 МК. Прерывание срабатывает по спаду строба, а ОЗУ запоминает байт по его фронту, поэтому обработчик сначала дожидается конца строба (вывод прерывания снова в 1) и только потом читает ячейку обмена через левый порт и кладёт отсчёт в кольцо 0E000h–0E775h процедурой записи, сдвигая указатель «голова» и обновляя флаги пустоты и переполнения. Указатели и флаги целиком ведёт МК.




Рис. 7. Подключение кольцевого буфера

Оба порта IDT7005 включены параллельно по адресу и выборке: на них приходят одни и те же линии A0–A12 с шины МК и общий сигнал CS_buf (выход Y7 дешифратора), поэтому ячейку для обмена всегда задаёт микроконтроллер. Когда внешнее устройство выставило отсчёт X_2 на разъём (это шина данных правого порта), оно дёргает строб, который приходит на вход INT1. В обработчике INT1 МК загружает в DPTR адрес «головы» и выполняет `movx @DPTR,A`: сигнал WR приходит на R/W правого порта, и в ячейку записывается байт с разъёма, а не содержимое аккумулятора — левый порт в это время ничего не пишет, у него R/W постоянно в единице, и МК через него только читает по RD. После записи МК сам сдвигает «голову» на следующую ячейку (после последней — на первую) и сбрасывает флаг пустоты; «хвост» двигает процедура чтения, когда отсчёт X_2 берётся для расчёта Y2, а при переполнении — та же процедура записи, выбрасывая самый старый отсчёт.

Временные диаграммы обмена МК с буфером (чтение и запись командами `movx`) приведены на рисунках 8 и 9; параметры — по документации AT89S53 для кварца 12 МГц [1] (таблица 7).




Рис. 8. Временная диаграмма чтения из буфера (movx A, @DPTR)




Рис. 9. Временная диаграмма записи в буфер (movx @DPTR, A)

Таблица 7 — Временные параметры шины AT89S53 при 12 МГц [1]

Параметр	Обозначение	Значение, нс
Адрес действителен до спада ALE	tAVLL	≥ 43
Удержание адреса после спада ALE	tLLAX	≥ 48
Спад ALE — спад RD/WR	tLLWL	200...300
Длительность импульса RD	tRLRH	≥ 400
Спад RD — данные действительны	tRLDV	≤ 252
Удержание данных после RD	tRHDX	≥ 0
Длительность импульса WR	tWLWH	≥ 400
Данные действительны до фронта WR	tQVWH	≥ 433
Удержание данных после WR	tWHQX	≥ 33

Требования ОЗУ IDT7005S55 к сигналам шины [2] сопоставлены с тем, что обеспечивает МК при 12 МГц (таблица 8). Время, которое МК даёт ОЗУ, получено из параметров таблицы 7: адрес выставляется не позже чем за $t_{AVLL} + t_{LLWL} = 43 + 200 = 243$ нс до спада RD/WR, данные при чтении МК принимает через $t_{RLDV} = 252$ нс после спада RD.

Таблица 8 — Сравнение времён шины МК и IDT7005S55

Операция	Требование ОЗУ [2]	Обеспечивает МК	Запас, нс
Чтение: выдача данных после OE	$t_{AOE} \leq 30$ нс	$t_{RLDV} = 252$ нс	222
Чтение: выдача данных после адреса	$t_{AA} \leq 55$ нс	$243 + 252 = 495$ нс	440
Запись: длительность импульса	$t_{WP} \geq 40$ нс	$t_{WLWH} \geq 400$ нс	360
Запись: данные до конца записи	$t_{DW} \geq 30$ нс	$t_{QVWH} \geq 433$ нс	403
Запись: удержание данных	$t_{DH} \geq 0$	$t_{WHQX} \geq 33$ нс	33
Запись: адрес до начала записи	$t_{AS} \geq 0$	$t_{AVLL} + t_{LLWL} \geq 243$ нс	243

Все требования ОЗУ выполняются с запасом в несколько раз: память отвечает за 30–55 нс, а МК отводит на обмен сотни наносекунд. Такты ожидания не требуются (у МК семейства MCS-51 их и нет), буфер IDT7005 подключается к шине МК напрямую.

1.5. Разработка интерфейсных устройств ввода-вывода

Сигнал X_1 вводится с клавиатуры (подраздел 1.3), сигнал X_2 — через второй порт буфера (подраздел 1.4). Сигнал Y_1 — программно формируемый строб низкого уровня длительностью $T_1 = 313$ мс на выводе P1.4 (отсчёт — таймер 0). Сигнал $Y_2 = (21 + 11 + X_1 + X_2) \bmod 256$ при $X_1 \neq 0$ (иначе 0) записывается в 8-разрядный регистр DD6 (74AC573, рисунок 10), выбираемый выходом Y_2 дешифратора; регистр защёлкивает данные по окончании записи ($Load = \text{ИЛИ-НЕ}(CS, WR)$, элемент DD5.1) и держит предыдущее значение до новой записи. Каждая запись сопровождается стробом низкого уровня длительностью $T_2 = 1751$ мкс на выводе P1.5 (таймер 1).




Рис. 10. Выходной регистр Y2 и разъёмы

Все выходы МК нагружены только входами микросхем КМОП (единицы микроампер), поэтому ограничение ТЗ на нагрузку линии порта (не более 10 мА) выполняется с большим запасом.

1.6. Повышение помехоустойчивости МПС

По ТЗ (п. 2.1, пункт 10) у выводов питания каждого корпуса микросхем установлен керамический конденсатор 33 нФ (C5–C15, К10-17Б 33 нФ $\pm 10\%$), на входе цепи питания — электролитический конденсатор 470 мкФ (C4, К50-35 16 В 470 мкФ), рисунок 11. Керамические конденсаторы подавляют высокочастотные импульсные помехи при переключении КМОП-микросхем, электролитический — низкочастотные пульсации источника.




Рис. 11. Цепь питания и фильтрующие конденсаторы

СПИСОК ЛИТЕРАТУРЫ

1. AT89S53. 8-bit Microcontroller with 12K Bytes Flash : datasheet. — Текст : электронный // Microchip Technology (Atmel) : [сайт]. — URL: <https://www.microchip.com> (дата обращения: 07.10.26).
2. IDT7005S/L. High-Speed 8K x 8 Dual-Port Static RAM : datasheet. — Текст : электронный // Renesas Electronics (IDT) : [сайт]. — URL: <https://www.renesas.com> (дата обращения: 07.10.26).
3. FYS-5612AX / FYS-5612BX. 0.56" Single Digit Numeric Display : datasheet. — Текст : электронный // Foryard Optoelectronics : [сайт]. — URL: <https://www.foryard.com> (дата обращения: 07.10.26).
4. SN74HC138. 3-Line to 8-Line Decoders/Demultiplexers : datasheet. — Текст : электронный // Texas Instruments : [сайт]. — URL: <https://www.ti.com> (дата обращения: 07.10.26).
5. 74AC573. Octal D-Type Latch with 3-STATE Outputs : datasheet. — Текст : электронный // onsemi : [сайт]. — URL: <https://www.onsemi.com> (дата обращения: 07.10.26).
6. 74HC173. Quad D-type flip-flop; positive-edge trigger; 3-state : datasheet. — Текст : электронный // Nexperia : [сайт]. — URL: <https://www.nexperia.com> (дата обращения: 07.10.26).
7. IN74AC244. Octal 3-State Noninverting Buffer/Line Driver : datasheet. — Текст : электронный // ОАО «Интеграл» : [сайт]. — URL: <https://www.integral.by> (дата обращения: 07.10.26).
8. Техническое задание к курсовой работе по дисциплине «Микропроцессорные системы». — М. : НИУ «МЭИ», 2026. — 12 с.
9. Методические указания к курсовой работе по дисциплине «Микропроцессорные системы». — М. : НИУ «МЭИ», 2026. — 16 с.

ПРИЛОЖЕНИЕ А

Перечень элементов

Таблица А.1 — Перечень элементов

Поз. обозначение	Наименование	Кол .	Примечание
	Конденсаторы		
C1, C2	K10-17Б 30 пФ $\pm 10\%$	2	
C3	K50-35 16 В 10 мкФ	1	
C4	K50-35 16 В 470 мкФ	1	
C5–C15	K10-17Б 33 нФ $\pm 10\%$	11	
C16–C19	K10-17Б 220 нФ $\pm 10\%$	4	
	Микросхемы		
DD1	AT89S53-24PU	1	Микроконтроллер
DD2	74НС173	1	Регистр 4-разрядный
DD3	74АС573	1	Регистр 8-разрядный
DD4	74НС138	1	Дешифратор 3 на 8
DD5	74НС02	1	4 элемента 2ИЛИ-НЕ
DD6	74АС573	1	Регистр 8-разрядный
DD7	74НС21	1	2 элемента 4И
DD8	IN74АС244	1	Повторитель с тремя состояниями
DD9	74НС32	1	4 элемента 2ИЛИ
DD10	IDT7005S55PF	1	Двухпортовое ОЗУ 8Кх8
DD11	74АС573	1	Регистр 8-разрядный
	Индикаторы		
HG1	Индикатор FYS-5612AX	1	Общий катод
	Резисторы		
R1	МЛТ-0,125 10 кОм $\pm 5\%$	1	
R2–R5	МЛТ-0,125 2 кОм $\pm 5\%$	4	
R6–R9	МЛТ-0,125 10 кОм $\pm 5\%$	4	
R10–R17	МЛТ-0,125 330 Ом $\pm 5\%$	8	
	Кнопки		
SB1–SB12	Кнопка DTSM-62N-V	12	
	Диоды		
VD1–VD3	Диод КД521А	3	
	Разъёмы		
XS1	Розетка PBS-2	1	2 конт.
XS2	Розетка PBS-10	1	10 конт.
XS3	Розетка PBS-11	1	11 конт.
	Резонаторы		
ZQ1	Резонатор кварцевый НС-49S 12 МГц	1	

Схема электрическая принципиальная

